职责描述： 1. 负责IP的设计规范编写和RTL代码编写； 2. 负责IP的 synthesis / timing analysis / formality check / CDC check /Code coverage check； 3. 协助验证工程师完成IP验证工作。 任职要求： 1. 微电子或通信、电子工程等相关专业，本科及以上学历； 2. 具有3年以上的IP设计经验； 3. 熟悉System Verilog、Verilog等硬件设计语言 4. 熟练使用IC前端EDA设计工具； 5. 熟悉TCL、Perl等任一脚本语言； 6. 具有良好的沟通交流能力和团队合作精神，认真负责的工作态度。
Copyright @ 2009-2022 All Rights Reserved 版权所有中国半导体论坛 沪ICP备14040998号-3
地址：中国•上海市•浦东新区 客服微信:mf211ic， EMAIL：icＣountry@211ic.com
